Семинар по проектированию скоростных печатных плат 14.03.2016
Семинар 14 марта в г.Москва
«Методы эффективного проектирования печатных плат со скоростными сигналами.
Современные средства проектирования и моделирования компании Cadence»
Измененное место проведения: Альфа-Отель Измайлово, метро Партизанская!
Уважаемые коллеги!
Предлагаем вниманию инженеров-конструкторов однодневный семинар для наших клиентов, посвященный вопросам проектирования и моделирования сложных цифровых и цифро-аналоговых плат со скоростными сигналами. Если вы разрабатываете печатные платы с DDR-памятью, скоростными цифровыми интерфейсами, высоко-потребляющими микросхемами, АЦП и ЦАП, этот семинар – для вас.
Семинар ориентирован на разработчиков печатных плат, которые столкнулись с необходимостью трассировки DDR2 / DDR3 / DDR4 и ПЛИС, и ищут методику и правила трассировки, для обеспечения максимального качества и скорости обмена. Много информации будет также для схемотехников и разработчиков плат со скоростными каналами связи (PCIe, USB, Gigabit Ethernet, GTX и др.), а также аналоговых и аналогово-цифровых плат с высокими требованиями к качеству сигнала.
• Как сделать процесс проектирования печатных плат и оформления конструкторской документации более эффективным, быстрым и качественным?
• Как наиболее эффективно разместить фильтрующие конденсаторы по питанию, какие выбрать номиналы и количества?
• Корректно ли проложены полигоны земли и питания, не будет ли «звона» в цепях питания при одновременном переключении сигналов?
• Как найти перегруженные участки печатной платы по постоянному току или перегреву, и как их «разгрузить» для обеспечения надежности устройства?
• Как ускорить процесс трассировки и автоматизировать рутинные операции?
Обо всем этом будет рассказано на семинаре. Будут даны методологии проектирования и рекомендации по повышению качества ваших проектов. Будут приведены примеры печатных плат и рассмотрены ошибки и методы их обнаружения и исправления.
Семинар основан на программах Sigrity, Cadence Allegro, OrCAD. Будут рассмотрены дополнительные опции САПР Cadence Allegro и OrCAD, позволяющие повысить скорость и качество выполнения проектов печатных плат, создания библиотек, оформления конструкторской документации.
Ознакомьтесь, пожалуйста, с программой на втором листе. Если вас заинтересовала тема, пожалуйста, незамедлительно пришлите заявку с указанием числа, ФИО, контактов и должностей участников, и реквизиты для выставления счета / оформления договора.
Количество мест в зале ограничено, просим не затягивать!
Место проведения: Конференц-зал Альфа-отеля Измайлово, Москва, метро Партизанская
http://www.alfa-hotel.ru/contacts/
Стоимость участия: 5000 р. с человека (после 8.03.2016: 7000 р. с человека)
Контакты: SEMINAR@PCBSOFT.RU 8 (929) 504-46-75 Светлана
Факс: 8 (499) 558-02-54
www.pcbtech.ru – поставка и монтаж печатных плат
www.pcbsoft.ru – САПР конструирования и моделирования печатных плат.
ПРОГРАММА СЕМИНАРА
14 марта, понедельник, Москва
Семинар для разработчиков печатных плат с DDR и скоростными интерфейсами.
«Методы эффективного проектирования печатных плат со скоростными сигналами.
Средства автоматизации проектирования и моделирования компании Cadence»
Место проведения: Конференц-зал "Альфа-Отеля" Измайлово, метро Партизанская
Время: С 10:00 до 18:00 с двумя кофе-паузами и обедом. Регистрация с 9:30.
Докладчики:
Серджан Джорджевич, Cadence Design Systems
Хайко Дудек, Cadence Design Systems
Анатолий Иванов, Cadence Design Systems
Вадим Аверков, PCB SOFT
Александр Акулин, PCB technology
1 Методология и инструменты эффективного проектирования скоростных плат
1.1 Рекомендации по параметрам и конструкциям печатных плат с BGA-корпусами ПЛИС и DDR. Параметры HDI-плат. Размеры площадок и отверстий.
1.2 Нюансы трассировки скоростных параллельных и последовательных интерфейсов.
1.3 Техники быстрого размещения, фанаута и трассировки.
1.4 Сравнение возможностей САПР ПП. САПР OrCAD Professional и Cadence Allegro.
Переход из P-CAD, переобучение, импорт схем, библиотек и проектов.
Оптимальная конфигурация САПР ПП для передовых российских предприятий.
1.5 Автоинтерактивная трассировка и выравнивание фаз и задержек в Cadence Allegro.
1.6 Автоматическая генерация электрических правил в проекте САПР. Наборы правил.
1.7 Авто-контроль задержек по оси Z. Авто-контроль задержек внутри микросхем.
2 Оптимизация назначения выводов ПЛИС для ускорения трассировки.
2.1 Нюансы выбора ПЛИС для реализации проекта. Назначение выводов ПЛИС.
2.2 Создание схемы и трассировка. Взаимодействие схемотехника и конструктора.
2.3 Планирование трассировки ПЛИС. Визуализация проекта. Генерация схемы.
2.4 Авто-оптимизация раскладки связей в редакторе печатных плат.
2.5 Методология построения сквозного интегрированного маршрута проектирования ПЛИС и печатных плат.
2.6 Конкурентная авто-оптимизация нескольких ПЛИС, взаимное расположение.
3 Как повысить эффективность и качество разработки.
Возможности дополнительных опций САПР OrCAD/Allegro.
3.1 Быстрое автоматическое создание символов и компонентов из PDF-файла.
Опция Library Builder.
3.2 Централизованная библиотека компонентов – ключ к качеству проектов.
Опция Component Information System.
3.3 Управление данными проекта. Контроль версий и вариантов исполнения.
Опция Engineering Data Management.
3.4 Автоматическое оформление документации по ЕСКД.
Опция Documentation Editor.
3.5 Интеграция с механическими САПР 3D типа SolidWorks / Компас 3D и др...
Создание 3D-STEP моделей компонентов и платы.
4 Моделирование плат с ПЛИС и интерфейсами DDR2/3/4.
4.1 Взаимосвязь целостности сигналов и питаний на высокоскоростных платах.
4.2 Анализ системы питаний в частотной области. Устранение резонансов.
4.3 Подбор матрицы фильтрующих конденсаторов под ПЛИС и DDR.
4.4 Верификация топологии интерфейса DDR с помощью симуляции. Глазковая диаграмма. Проблемы одновременного переключения в шине данных.
4.5 Вопросы ЭМС, симуляция и спектр ЭМИ на печатном узле, поиск источника ЭМИ.
5 Моделирование целостности питаний и сигналов на печатных платах
с АЦП/ЦАП, со скоростными интерфейсами (с IBIS-моделями и без них).
5.1 Взаимосвязь между качеством системы питания, качеством трассировки и качеством скоростного интерфейса. Факторы, определяющие максимальную скорость передачи и количество ошибок в канале.
5.2 Методология анализа системы питания в многослойных платах.
5.3 Контроль падения напряжений, плотность тока, уровень шума и надежность схемы.
5.4 Методология подбора матрицы фильтрующих конденсаторов по питанию.
5.5 Скоростные цифровые сигналы, дифференциальные пары и возвратные токи.
5.6 Извлечение достоверных частотных параметров из топологии печатной платы в 3D.
5.7 Обеспечение высокой пропускной способности скоростных интерфейсов за счет моделирования целостности сигналов. Глазковая диаграмма. Диаграмма ошибок.
5.8 Анализ скоростного канала в частотной области и во временной области.
5.9 Дополнительные факторы, снижающие скорость в канале. Скин-эффект и шероховатость поверхности проводника. Регулярная волокнистая структура стеклотекстолита. Трапециевидность сечения трасс. Качество полигонов. Переходные отверстия в цепи возвратных токов.
6 Моделирование питания и температурных режимов на печатной плате с мощными компонентами, ПЛИС, процессорами, с учетом радиаторов и обдува.
6.1 Вопросы определения физических свойств материалов электронного модуля и их зависимость от температуры.
6.2 Получение 3D-распределения температур на плате и компонентах
6.3 Моделирование падений напряжения на полигонах, переходных отверстиях, получение карты IR-Drop.
6.4 Интерпретация и использование результатов для оптимизации проекта
Отправить заявку на участие >
